设计支持-pg电子竞技平台

公司可提供in-house设计,以及arm基于0.13μm技术平台的整套单元库,同时还提供芯原微电子的9t 整套单元库,包括0.18μm及0.13μm技术平台上的标准单元、输入输出接口及存储器编译器。

此外,公司还提供0.5μm/0.35μm混合信号、0.5μm bcd和0.5μm 高压工艺的标准单元输入输出单元库,及0.18μm混合信号、bcd 高压、nvm、mcu及0.153μm enhance cmos等工艺标准单元库,帮助客户实现最佳的芯片尺寸和有效的成本。这些单元库都提供强大的esd保护,并且都支持cadence和synopsys公司的asic soc的设计流程。

所有这些单元库为客户提供了库实施方案的选择。公司为方便客户和单元库供应商之间的联系提供支持,以确保客户产品的成功流片,并更快地将产品推向市场。

libraries

 tech.node library type available libraries
 0.11μm eflash 6t library 6 track standard cell library, pmk, inline i/o, stagger i/o, memory compiler
 0.13μm g 7 track metro library 7 track standard cell library, pmk, inline i/o, stagger i/o, memory compiler
 9 track library 9 track standard cell library, inline i/o, stagger i/o, memory compiler
 0.153μm cmos en 7 track & 9 track library 7 track & 9 track standard cell library
 0.18μm g 7 track & 9 track library 7 track & 9 track standard cell library, inline i/o, stagger i/o, dup i/o,rf i/o, memory compiler
 0.18μm cmos en 9 track & 11 track&13 track library 9 track & 11 track &13 track standard cell library, memory compiler
 0.18μm bcd 9 track & 13 track library 9 track & 13 track standard cell library, memory compiler
 0.25μm bcd 12 track library 12 track standard cell library
 0.35μm mix  9 track library 9 track standard cell library, inline i/o, stagger i/o, memory compiler
 0.35μm logic 9 track library 9 track standard cell library
 0.5μm ms 9 track library 9 track standard cell library, inline i/o
 0.5μm bcd 9 track library 9 track standard cell library, inline i/o

 

pdks

 tech.node available pdks based on cadence design tools
 0.5μm mixed-signal,mixed-signal high cap.;bcd;high voltage;0.5μm fe 0.35μm be;0.5μm fe 0.35μm be high cap.
 0.35μm mixed-signal
 0.25μm ms/bcd
 0.18μm mixed-signal/rf/high voltage/flash/eeprom/bcd/cmos en
 0.153μm cmos en
 0.13μm mixed-signal/rf
 0.11μm ull/eflash

 

 tech.node available pdks based on empyrean design tools-aether
 0.5μm mixed-signal
 0.35μm mixed-signal
网站地图